| |
LW1DSE > TECHNI 26.02.11 19:26l 251 Lines 14631 Bytes #999 (0) @ WW
BID : 2257-LW1DSE
Read: GUEST
Subj: Fuentes de Alimentaci¢n Conmutadas #17
Path: IZ3LSV<IV3YXW<HB9TVW<IR2UBX<IW0QNL<OK0NBR<OK2PEN<CX2SA<HI5MLE<LW1DRJ<
LW8DJW
Sent: 110226/1745Z 18462@LW8DJW.#1824.BA.ARG.SA [Lanus Oeste] FBB7.00e $:2257-L
From: LW1DSE@LW8DJW.#1824.BA.ARG.SA
To : TECH@WW
[¯¯¯ TST HOST 1.43c, UTC diff:5, Local time: Fri Feb 25 21:26:14 2011 ®®®]
ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
º FUENTES DE ALIMENTACION CONMUTADAS º
º Por Osvaldo LW1DSE º
ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ
Les propongo en este caso estudiar una topolog¡a derivada de la forma
Full Bridge, o puente en H; pero que opera ligeramente distinta al formato
cl sico H. Se trata de un sistema que lleva muy poco tiempo de su primera
publicaci¢n, y que se puede usar tal como es, o combinada con una etapa cuasi-
resonante (no tratada a£n), y que junto con un buen rectificador sincr¢nico,
(seg£n consta en una nota de aplicaci¢n de Texas Instruments conocida como
SLUA111.PDF) alcanza un rendimiento del 92% en un convertidor prototipo de
100W de potencia conmutando a una frecuencia de 400 KHz.
Se la conoce como topolog¡a Phase Shift (Rotaci¢n de Fase), y que no
altera en demas¡a la estructura circuital, pero dado que las se¤ales que exi-
tan a los MOSFET de potencia, cambia radicalmente el principio de funciona-
miento. Transcribo el esquem tico desde el art¡culo dedicado a la topolog¡a
cl sica, y luego haremos las modificaciones necesarias para poder as¡
apreciar las diferencias.
MF3 MF1
+ oÄÄÄÂÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
Ei ³ ³ÄÄÙ ³ÄÄÙ T1 D1 ÍÍÍÍÍ L1
³ oÄÄÄÄ´<Ä¿ oÄÄÄÄ´<Ä¿ ÚÄÄ´>ÃÄÄÂÄÄÛÛÛÛÛÄÄÄÂÄÄÄÄÄ¿
³ PWM1 ³ÄÄ´ PWM2 ³ÄÄ´ ÚÄÄÄÄÄÄ¿ º Û ø ³ ³ ³
³ oÄÄÄÄÄÄÄ´ oÄÄÄÄÄÄÄ´ ³ øÛ º Û n2 ³ ³ ³
³ ³ ³ ³ Û º Û ³ ³ ³
³ + ³ ÃÄÄÄÙ n1 Û º ÃÄÄÄÄÄÄÄ)ÄÄÄ¿ ³ ³
ÄÄÁÄÄ Ci ³ ³ Û º Û ø ³ ³ ³ ³
ÄÄÂÄÄ ÃÄÄ¿ ³ Û º Û n2 ³ ³ ³ ³
³ - ³ ÀÄÄÄÄÄÄÄÄÄÄ(ÄÄÄ´ÃÄÄÄÄÄÙ º Û ³ ³ ³ ³
³ MF4 ³ ³ CA ÀÄÄ´>ÃÄÄÙ ³ + ³ Co ³ Rc
³ ³ÄÄÙ ³ÄÄÙ D2 ³ ÄÄÁÄÄ ±
³ oÄÄÄÄ´<Ä¿ oÄÄÄÄ´<Ä¿ MF2 ³ ÄÄÂÄÄ ±
³ PWM2 ³ÄÄ´ PWM1 ³ÄÄ´ ³ - ³ ³
³ oÄÄÄÄÄÄÄ´ oÄÄÄÄÄÄÄ´ ³ ³ ³
- oÄÄÄÁÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÄÄÄÅÄÄÄÄÄÙ
ÄÁÄ ÄÁÄ
GND1 GND2
Figura 1: etapa Full Bridge cl sica.
ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿<- MF1 & MF4 on
Gate ³ ³ ³ ³ ³ ³ ³ ³ ³ ³
MF1 -------------------------------------------------------------------
ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄ <- MF2 & MF3 on
Gate ³ ³ ³ ³ ³ ³ ³ ³ ³
MF2 -----------------------------------------------------------------
+ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿<-Ei ÚÄÄÄ¿ MF1 & MF4 on
³ ³ ³ ³ ³ ³ ³ ³ ³ ³
Entrada --ÀÄ¿---ÚÄÙ---ÀÄ¿---ÚÄÙ---ÀÄ¿---ÚÄÙ---ÀÄ¿---ÚÄÙ---ÀÄ¿----- 0v
de T1 ³ ³ ³ ³ ³ ³ ³ ³ ³
- ÀÄÄÄÙ ÀÄÄÄÙ ÀÄÄÄÙ ÀÄÄÄÙ<-(-Ei)À <- MF2 & MF3 on
Dead Time
² D1 on ± D2 on / \
ÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄ Ei * n2/n1
³ ³±±±³ ³²²²³ ³±±±³ ³²²²³ ³ ³ ³ ³ ³ ³ ³ ³ ³
Entrada ³ ³±±±³ ³²²²³ ³±±±³ ³²²²³ ³ ³ ³ ³ ³ ³ ³ ³ ³
de "L" ³ ³±±±³ ³²²²³ ³±±±³ ³²²²³ ³ ³ ³ ³ ³ ³ ³ ³ ³
---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---- 0V ³<--- T --->³ 0V
³<--- T --->³
T = 1/f (seg)
Figura 2: Formas de onda te¢ricas de la
topolog¡a Full Bridge cl sica.
Repasando un poco el funcionamiento, vimos que se encienden dos MOSFET
en diagonal, existiendo un tiempo entre encendido de las ramas diagonales
conocido como Dead Time (Tiempo Muerto) en donde ning£n MOSFET se halla encen-
dido. Dicho Dead Time es dependiente del estado de carga de la fuente, pues el
duty cycle de la fuente se ensancha a medida que la fuente es exigida con m s
carga, por lo tanto se le roba tiempo al dead time a medida que lo necesita,
pero el tope del ancho de pulso se lImita por razones de seguridad a un 95%
m ximo del ciclo total, habiendo siempre uno por cada inversi¢n de la pola-
ridad. Para mas detalles, cons£ltese el cap¡tulo correspondiente.
MF3 MF1
+ oÄÄÄÂÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
Ei ³ ³ÄÄÙ ³ÄÄÙ T1 D1 ÍÍÍÍÍ L1
³ A1ÄÄÄ´<Ä¿ A2ÄÄÄ´<Ä¿ ÚÄÄ´>ÃÄÄÂÄÄÛÛÛÛÛÄÄÄÂÄÄÄÄÄ¿
³ ³ÄÄ´ ³ÄÄ´ ÚÄÄÄÄÄÄ¿ º Û ø ³ ³ ³
³ B1ÄÄÄÄÄÄ´ B2ÄÄÄÄÄÄ´ ³ øÛ º Û n2 ³ ³ ³
³ ³ ³ ³ Û º Û ³ ³ ³
³ + ³ ÃÄÄÄÙ n1 Û º ÃÄÄÄÄÄÄÄ)ÄÄÄ¿ ³ ³
ÄÄÁÄÄ Ci ³ ³ Û º Û ø ³ ³ ³ ³
ÄÄÂÄÄ ³ ³ Û º Û n2 ³ ³ ³ ³
³ - ÃÄÄÄÄÄÄÄÄÄÄÄÄÄ(ÄÄÄÄÄÄÄÄÄÄÙ º Û ³ ³ ³ ³
³ MF4 ³ ³ ÀÄÄ´>ÃÄÄÙ ³ + ³ Co ³ Rc
³ ³ÄÄÙ ³ÄÄÙ D2 ³ ÄÄÁÄÄ ±
³ C1ÄÄÄ´<Ä¿ C2ÄÄÄ´<Ä¿ MF2 ³ ÄÄÂÄÄ ±
³ ³ÄÄ´ ³ÄÄ´ ³ - ³ ³
³ D1ÄÄÄÄÄÄ´ D2ÄÄÄÄÄÄ´ ³ ³ ³
- oÄÄÄÁÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÄÄÄÅÄÄÄÄÄÙ
ÄÁÄ ÄÁÄ
GND1 GND2
Úı±±¿R1 Úı±±¿R5
³ ³ ³ ³
ÚÄÄÁÄ´ÃÄÅÄÄ A1 ÚÄÄÁÄ´ÃÄÅÄÄ A2
ÄÄÄÄ¿ º Ûø ± ÄÄÄÄ¿ º Ûø ±R6
³ º Û ±R2 ³ º Û ±
øÛ º ÀÄÄÄÄÄÄÄÁÄÄ B1 øÛ º ÀÄÄÄÄÄÄÄÁÄÄ B2
Û º Û º Figura 3: Circuito
Û º Úı±±¿R3 Û º Úı±±¿R7 del "Phase Shift"
Û º ³ ³ Û º ³ ³
Û º ÚÄÄÁÄ´ÃÄÅÄÄ C1 Û º ÚÄÄÁÄ´ÃÄÅÄÄ C2
³ º Û ±R4 ³ º Û ±R8
ÄÄÄÄÙ º Ûø ± ÄÄÄÄÙ º Ûø ±
º ÀÄÄÄÄÄÄÄÁÄÄ D1 º ÀÄÄÄÄÄÄÄÁÄÄ D2
T2 Driver fase 1 T3 Driver fase 2
Como podr observarse, a primer golpe de vista ha desaparecido del
esquem tico, el capacitor de balance de corriente cont¡nua CA. Por otro lado,
el circuito ha ganado en complejidad, porque se hace necesario dibujar los
sistemas de exitaci¢n de los MOSFET, para hacer mas clara la explicaci¢n, y
por la misma raz¢n han sido dibujados aparte, y debe suponerse una conexi¢n
directa entre terminlales con letras semejantes. Los circuitos driver pueden
no ser como se los ha dibujado, pues cada dise¤ador puede optar por diferen-
tes soluciones pero todas ellas apuntan a una correcta exitaci¢n de los
MOSFET's de potencia MF1 al 4.
Cada par de MOSFET MF1 y MF2 es exitado con una se¤al que tiene un
duty cycle de exactamente 50%, al igual que el par MF3 y MF4. Es decir, que
alternativamente cada rama vertical del puente es exitada permanentemente de
dicha manera. Lo que se var¡a para poder atacar al primario del tranformador
con una corriente alternada es la diferencia de fase que guardan las dos
exitaciones entre s¡.
ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿<--- MF1 on
Gate ³ ³ ³ ³ ³ ³ ³ ³ ³ ³
MF1 -----------------------------------------------------------------
ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄ <- MF2 on
Gate ³ ³ ³ ³ ³ ³ ³ ³ ³
MF2 -----------------------------------------------------------------
ÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿<----- MF3 on
Gate ³ ³ ³ ³ ³ ³ ³ ³ ³
MF3 -----------------------------------------------------------------
ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄÄÄÄÄ¿ ÚÄ <--- MF4 on
Gate ³ ³ ³ ³ ³ ³ ³ ³ ³
MF4 -----------------------------------------------------------------
| | | | | |
|t1 |t|t3 |t|t1'|
| |2| |4| |
| | | | | |
+ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿<-Ei ÚÄÄÄ¿ MF1 & MF4 on
³ ³ ³ ³ ³ ³ ³ ³ ³ ³
Entrada -----ÀÄ¿---ÚÄÙ---ÀÄ¿---ÚÄÙ---ÀÄ¿---ÚÄÙ---ÀÄ¿---ÚÄÙ---ÀÄ¿----- 0v
de T1 ³ ³ ³ ³ ³ ³ ³ ³ ³
- ÀÄÄÄÙ ÀÄÄÄÙ ÀÄÄÄÙ ÀÄÄÄÙ<-(-Ei)À <- MF2 & MF3 on
Dead Time
² D1 on ± D2 on / \
ÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄ Ei * n2/n1
³ ³±±±³ ³²²²³ ³±±±³ ³²²²³ ³ ³ ³ ³ ³ ³ ³ ³ ³
Entrada ³ ³±±±³ ³²²²³ ³±±±³ ³²²²³ ³ ³ ³ ³ ³ ³ ³ ³ ³
de "L" ³ ³±±±³ ³²²²³ ³±±±³ ³²²²³ ³ ³ ³ ³ ³ ³ ³ ³ ³
---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---ÀÄÙ---- 0V ³<--- T --->³ 0V
³<--- T --->³ T = 1/f (seg)
Figura 4: formas de onda
te¢ricas en un Full Bridge
con Phase Shift.
Para ser mas claro en la explicaci¢n, es preferible dividir el ciclo
de trabajo en 4 per¡odos nombrados en la figura 4 t1 a t4.
* t1: El driver previamente ten¡a en plena conducci¢n a MF1 y se exita a MF4,
con lo cual se aplica una tensi¢n al primario del transformador igual a
+Ei, y en simult neamente potencia a la carga y al inductor v¡a el diodo
D1.
* t2: Se saca de la conducci¢n muy r pidamente a MF1 y se enciende MF2. En
esas condiciones, no hay tensi¢n en el primario de T1 y tampoco potencia
aplicada a la carga desde el mismo, s¡ a trav‚s del freeweeling del
inductor v¡a D1 y D2. Es m s, el primario del trafo es puesto en corto-
circuito desde el lado primario por los MOSFET a masa de entrada y desde
el secundario por los diodos que conducen simult neamente, por lo tanto
es descargada la inductancia de magnetizaci¢n del tranformador muy r pi-
damente.
* t3: Manteniendo MF2 encendido, se apaga MF4 y se enciende MF3, con lo cual
existe diferencia de potencial en el devanado n1 del transformador,
transfiri‚ndose potencia a la salida por intermedio del diodo D2 y L1.
La diferencia de potencial en n1 es inversa a la del per¡odo t1 (-Ei),
por ende la tensi¢n de salida sobre el secundario tambi‚n lo es.
* t4: Con MF3 a plena conducci¢n, se apaga MF2 y se enciende MF1, por lo cual
nuevamente la inductancia del primario del trafo es obligada a descar-
garse al ponerse en cortocircuito el bobinado a trav‚s de la l¡nea del
positivo de alimentaci¢n.
* t1':Se mantiene MF1 conduciendo, se apaga MF3 y se enciende MF4 con lo cual
se reinicia el ciclo como se explic para t1.
Por lo tanto, ac se justifica la desaparici¢n del capacitor CA. Dado
que el primario del transformador es puesto en cortocircuito en los per¡odos
en que no hay entrega de potencia a la carga, no existe acumulaci¢n de energ¡a
en la inductancia de magnetizaci¢n del mismo, por lo tanto no existe el
peligro de que el flujo megn‚tico remanente vaya desplazando el lazo de
hist‚resis hacia un lado o al otro con el consiguiente riesgo de saturaci¢n
magn‚tica del n£cleo del mismo. A la vez, se tornan innecesarios los sistemas
de eliminaci¢n de los picos de tensi¢n que provocan dichas acumulaciones de
energ¡a, y que normalmente se discipan en forma de calor en circuitos
"snubbers" dise¤ados a tal efecto, con lo que se aumenta el rendmimiento
global de la fuente un poco m s.
Ahora bien. El ciclo de actividad de la fuente, se gobierna ya no
ajustando el tiempo de encendido de los MOSFET, sin¢ a trav‚s de la diferencia
de tiempo que guarda una exitaci¢n con la otra, es decir, el ngulo de fase.
Y entonces, de ah¡ deriva su nombre. Lamenteblemente, los integrados que rea-
lizan dicha tarea, todav¡a no estan a un precio accesible, dado que son de
dise¤o reciente, y por lo tanto todav¡a caros, y al alcance s¢lo de las
grandes empresas de desarrollo de equipos. Tampoco, como se puede ver por el
an lisis arriba expuesto, utilizar circuitos integrados convencionales. Si
es posible realizarlo al alcance de cualquiera, programando un microprocesador
simple pero veloz y una etapa de driver que sea capaz de gobernar muy efi-
ciente cada par de MOSFET de potencia. Dicho procesador debe contar con al
menos un par de entradas anal¢gicas para realizar el sensado de tensi¢n de
salida v¡a un optoacoplador, y para verificar que la tensi¢n de entrada del
sistema est‚ dentro de los niveles tolerables para el dise¤o del tranformador.
Es muy importante mantener una gran precisi¢n con respecto a las secuencias
y temporizaciones de los MOSFET, pues un error introducido en el sistema por
ruidos, o por mal elaborado el circuito, acarrea inevitablemente la destruc-
ci¢n de la etapa de potencia.
Fin cap¡tulo # 17
ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»
º Osvaldo F. Zappacosta. Barrio Garay (GF05tg) Alte. Brown, Bs As, Argentina.º
º Mother UMC æPC:AMD486@120MHz, 16MbRAM HD IDE 1.6Gb MSDOS 7.10 TSTHOST1.43C º
º Bater¡a 12V 160AH. 9 paneles solares 10W. º
º oszappa@yahoo.com ; oszappa@gmail.com º
ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ
Read previous mail | Read next mail
| |
